• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種憶阻器，其包含一第一電極、一第二電極及一插入在該第一電極與該第二電極之間之切換層，其中該切換層包含一電半導性或名義上絕緣性且弱離子性之切換混合式金屬氧化物相結構，用以在該切換層中形成至少一切換通道。另亦提供一種形成該憶阻器之方法。
    公开号:TW201320247A
    申请号:TW101125299
    申请日:2012-07-13
    公开日:2013-05-16
    发明作者:Jian-Hua Yang；Minxian Max Zhang；Feng Miao
    申请人:Hewlett Packard Development Co；
    IPC主号:H01L45-00
    专利说明:
    具有混合式氧化物相結構之憶阻器
    本發明係在由美國國防部先進研究計畫局所贊助於合約號HR0011-09-3-0001下的政府支持下所做出。該政府在本發明具有一定的權力。 發明領域
    本發明係有關於具有混合式氧化物相結構之憶阻器。 發明背景
    電子裝置發展的持續趨勢已經是去縮小裝置的尺寸及改善裝置的功能性。雖然當代的商業微電子產品係以亞微米設計規則為基礎，重大研究與發展努力係朝向探索在奈米尺度上的裝置，隨著裝置的尺寸通常以奈米或數十奈米計算。跟微米裝置相比除了個體裝置尺寸的顯著縮小及更高的包封密度外，由於在微米尺度上無法被觀測的奈米尺度上的物理現象，奈米尺度裝置也可提供新功能性。
    例如，使用鈦氧化物為切換材料之奈米尺度裝置中的電子切換最近已被報導。此一裝置之電阻性切換行為已被關連至源於1971年由L.O.Chua所預料之憶阻器電路元件理論。在奈米尺度開關中憶阻性行為的發現已引起重大興趣，以及有實質上正在進行的研究努力來更進一步發展此等奈米尺度開關並將其等在多種應用中實現。許多重要潛在的應用之一係使用此一切換裝置為一記憶體單元以儲存數位資料。
    憶阻器開關裝置，其通常以奈米尺度金屬/金屬氧化物/金屬層形成，使用「電形成」製程以使電阻性切換成為可能。該電形成製程涉及一相對高電壓或電流的一次施加，其透過金屬氧化物層產生電子傳導性的顯著變化。電切換係由氧化物材料中電子與離子的耦合動作產生。例如，在電形成製程期間，氧空缺可被製造及向陰極飄移，在氧化物中形成局部傳導通道。同時地，O2-離子向陽極飄移而在此發展為O2氣體及造成接面之物理形變。氣體噴發通常在接近傳導通道形成的位置造成氧化物之物理形變，諸如氣泡，以及造成在氧化物與電極間之脫層。透過電形成製程所形成的傳導通道通常具有廣泛的特性變異，其特性變異取決於電形成製程如何發生。此特性變異已相對限制了在運算裝置中金屬氧化物開關之採用。
    此外，為了與CMOS FLASH記憶體競爭，新興的電阻性開關須具有超過至少百萬的切換循環之切換耐受性。在裝置內可靠的切換通道可顯著地改善這些開關的耐受性。 發明概要
    本發明提供一種憶阻器，其包含一第一電極；一第二電極；以及一插入在該第一電極與該第二電極之間之切換層，其中該切換層包含一電半導性或名義上絕緣性與弱離子性切換混合式金屬氧化物相結構，用以在該切換層中形成至少一切換通道。 圖式簡單說明
    詳細描述將參照下列圖式，其中類似的參考數字可對應到相似(雖然或許非完全相同的)組件。為了簡潔，具有前述功能的參考編號參考數字就其等出現於其中的其它圖式可能有或沒有被描述。
    第1圖為多位準操作實例在電流(A)及裝置電壓(V)座標上之繪圖。
    第2A及2B圖各為由於某些電擾動之電阻跳躍在電阻(歐姆)及時間(秒)座標上的繪圖。
    第3圖為一憶阻器裝置之實例。
    第4圖為一以本文所揭露之原則為基礎的憶阻器裝置實例。
    第5圖為描繪一用於製造依照本文所揭露之實例之憶阻器的實例方法之流程圖。 較佳實施例之詳細說明
    現在詳細地參照所揭露之具有混合式氧化物相結構之憶阻器之特定實例以及用以製造所揭露之具有混合式氧化物相結構之憶阻器的方法之特定實例。適當時，替代性的實例也會簡要地描述。
    本文中所使用者，除非內文清楚地另有指明，單數形式的「一」、「一個」及「該」包含複數個所指對象。
    本說明書和附加之申請專利範圍中所使用者，「近乎」及「大約」意指±10%之變異，例如，由製造過程中之變化所造成。
    在下列詳細說明中，參照伴隨本揭露內容之圖式，其闡明本揭露內容可為實現之特定實例。該實例之組件可定位成若干不同方向，且所用之與該組件之方向相關的任何方向性術語乃用以說明且絕非侷限性。方向性術語包含諸如「頂部」、「底部」、「前端」、「後端」、「超前」及「尾隨」等字詞。本文中術語「大約」，除非另有明確地指明，當應用在數值上通常意指正或負10%。此外，本文中之實例係只用為闡示性及係為了討論目的而呈現，而非為限制。
    應領會到，仍存在有可實現本揭露內容之其它實例，且可作出結構上或邏輯上的改變而不會脫離本揭露內容的範圍。因此，下列詳細說明不是以侷限性的意義採用。反之，本揭露內容的範圍係由附加之申請專利範圍所界定。
    憶阻器為奈米尺度裝置，可在電子電路廣泛的範圍中作為組件使用，諸如記憶體、開關及邏輯電路與函數。用作為記憶體之基礎時，該憶阻器可用以儲存一位元之資訊，1或0。在記憶體結構中，可使用憶阻器之縱橫交叉陣列。用作為邏輯電路時，該憶阻器可於類似現場可程式閘陣列之邏輯電路中使用作為位元，或可為線邏輯可程式邏輯陣列之基礎。
    用作為開關時，該憶阻器可為交叉點記憶體中之閉開關或開開關任一。在過去幾年以來，研究人員已做出重大的進展來改善這些憶阻器之切換效率。例如，以鉭氧化物(TaOx)為基礎之憶阻器顯示有優於其它有電子切換能力之奈米尺度裝置的卓越耐受性。在實驗室環境中，以鉭氧化物為基礎之憶阻器顯示多於一百億以上之切換循環，然而其它憶阻器，諸如鎢氧化物(WOx)或鈦氧化物(TiOx)為基礎之憶阻器，需要一精密的回授機制，用以避免過度驅動該裝置，或者需要一以更強大的電壓脈波來更新該裝置之額外步驟，以獲得在一千萬切換循環範圍中之耐受性。
    具有此等卓越耐受性之TaOx為基礎之憶阻器可為非依電性記憶體應用之一候選者。具有TaOx之多位準胞元為一實現超高密度記憶體之可行的解決方案。「多位準」意指在晶片胞元中位元係儲存為不同的電阻位準，且這些位準會隨著對胞元施加電壓而改變。例如，TaOx在全ON和全OFF之間具有一幾乎無限數量的中間狀態。
    第1圖為一顯示多位準操作之實例的繪圖100。用+1V切換為ON及-1V切換為OFF。ON切換之電流順應量為200 μA(曲線102)、400 μA(曲線104)、600 μA(曲線106)、800 μA(曲線108)及1,000 μA(曲線110)。
    單獨使用TaOx之憶阻器顯示獨特的高耐受性(>1010循環)及具有穩定ON及OFF狀態，但是該等中間狀態已發現為亞穩定性，造成在只有數小時的操作之後該憶阻器一至該ON狀態的跳躍。此效果顯然歸因於在該TaOx層中移動物種(O2-)之擴散。
    第2A及2B圖給予中間狀態之不穩定性的兩實例。在第2A圖裡，在大約800 KΩ之中間狀態200，有一至該ON狀態202的跳躍，然而在第2B圖裡，在大約50 KΩ之中間狀態204，有一至該ON狀態202的跳躍。在兩個例子裡，該至該ON狀態202之跳躍發生在大約9小時後的持續讀取操作(在室溫下)之後。
    該ON狀態顯得穩定。同樣，小於8 KΩ之中間狀態也顯得穩定。
    在未支持任何特定理論下，似乎熱擾動或電擾動任一可能造成在中間狀態中之不穩定性。此等不穩定性導致降低的持留性及降低的可靠度。基本上，TaOx材料中的移動物種(O2-)之擴散或飄移太高。
    展現中間狀態不穩定性的裝置之一實例描繪於第3圖。該裝置300包含一底部或第一電極302、一金屬氧化物層或切換層304及一頂部或第二電極306。
    在一實例中，該底部電極302可為具有大約10至100奈米厚度之鉑、該金屬氧化物304可為具有大約3至20奈米厚度之鉭氧化物(Ta2O5)、及該頂部電極306可為具有大約10至100奈米厚度之鉭。該底部電極302之厚度範圍包含奈米尺度之縱橫交叉裝置。
    在某些實例中，該憶阻器之切換功能可在該切換層304中實現。一般來說，該切換層304為一在沒有摻雜物下係半導性及/或絕緣性之弱離子導體。這些材料可為俱生摻雜物所摻雜，諸如氧空缺或雜質摻雜物(例如有意地引進不同的金屬離子進入該切換層304)。因為該摻雜物為帶電的，且在電場下為可移動的，其可由焦耳加熱所協助，因此產生的摻雜材料為導電的。據此，在該切換層304內部之該摻雜物的濃度廓形可為電場所重新構形，導致在電場下該裝置之電阻改變，即，電切換。
    在某些實例中，該切換層304可包含一過渡金屬氧化物，諸如鉭氧化物、鈦氧化物、釔氧化物、鉿氧化物、鋯氧化物或其它類似氧化物，或者可包含一金屬氧化物，諸如鋁氧化物、鈣氧化物或鎂氧化物，或其它類似氧化物。在一實例中，該切換層304可包含該電極302、306之一的金屬之氧化物型態。在替代性的實例中，切換層304之材料可為三元氧化物、四元氧化物或其它複合氧化物，諸如鈦酸鍶氧化物(STO)或鐠鈣錳氧化物(PCMO)。在另外的其它實例中，該切換層304可包含氮化物及/或硫化物。
    一種回火製程或其它熱形成製程，諸如藉由曝露在高溫環境下加熱或者藉由曝露在電阻加熱法或其它合適的製程下加熱，可被使用來形成在該切換層304中之一或多條切換通道308，導致在該切換層中局部的原子改質。在某些實列中，該等切換通道之導電性可藉由施加橫跨於該第一電極302與該第二電極306的不同偏壓所調整。在其它實例中，該切換層304可為可單獨配置的。在另外的其它實例中，該憶阻器的該切換層304可為一單層結構、一雙層結構或一多層結構。例如，在一雙層結構中，該裝置可有一相對薄的混合式金屬氧化物層(例如，大約3至6奈米厚)與一相對厚的重度還原式(heavily reduced)氧化物層(例如，大約10至200奈米厚)。在這些實例中，也被稱為免形成憶阻器，無需製程來形成一或多切換通道，因為該氧化物層是如此薄以至於無需施加一高電壓或熱來形成該(等)切換通道。在切換的正常操作期間所施加的電壓係足以形成一切換通道。
    在一實例中，當氧原子或金屬原子在電場中移動，造成在該切換層304中該切換通道之重新組構，該憶阻器可被切換為OFF及ON。尤其，當該等原子移動使得該所形成的切換通道308從該第一電極302延伸到該第二電極306(如同在第3圖中所示)時，該憶阻器為ON狀態且對於施加在該第一電極及該第二電極之間的該電壓有一相對低的電阻。同樣地，當該等原子移動使得該所形成的切換通道308在該第一電極302及該第二電極306之間有一稱為切換區域(未顯示)之間隙時，該憶阻器為OFF狀態且對於施加在該第一電極及該第二電極之間的該電壓有一相對高的電阻。在某些實例中，超過一條以上的切換通道可在該切換層304中被形成。
    該切換層304可在該第一電極302及該第二電極306之間。在某些實例中，該第一電極302及該第二電極306可包含任何慣用的電極材料。慣用電極材料之實例可包含，但不為限於，鋁(Al)、銅(Cu)、金(Au)、鉬(Mo)、鈮(Nb)、鈀(Pd)、鉑(Pt)、釕(Ru)、二氧化釕(RuO2)、銀(Ag)、鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)、鎢(W)及氮化鎢(WN)。
    根據本文中的教示，在中間狀態中，對熱擾動或電擾動的抗擾性係藉由使該TaOx材料中移動物種(O2-)之擴散或飄移變慢所改善。結果為改善的持留性及改善的可靠度。
    一種使移動物種之擴散或飄移變慢之方式係加入其它(至少一)者，熱動力學上更加穩定的金屬氧化物至該TaOx材料中。為了方便，較不穩定的金屬氧化物(此處是TaOx)，可指稱為「第一金屬氧化物」以及較穩定的金屬氧化物可指稱為「第二金屬氧化物」。「熱動力學上較穩定」意指一具有較強化學鍵結之氧化物。特定而言，較穩定的金屬氧化物(第二金屬氧化物)之形成的自由能比較不穩定的金屬氧化物(第一金屬氧化物)之形成的自由能負值更高。此等在熱動力學上比TaOx更加穩定的材料之實例包含，但不為限於，SiO2、Al2O3、HfO2、ZrO2、CaO、TiO2、B2O3、Li2O、MgO及Y2O3。在一實例中，該第二金屬氧化物可為單獨的SiO2、單獨的Al2O3或一SiO2與Al2O3之混合物。
    同樣地，這些教示可被延伸至其它金屬氧化物。此等金屬氧化物及另外的氧化物(或者第二金屬氧化物)，其係熱動力學上比該等金屬氧化物(或者第一金屬氧化物)更加穩定的，其等之實例被列在下表中。一或多種該另外的金屬氧化物可被加至該第一金屬氧化物。
    在所有例子裡，在「Ox」中使用的「x」為在該氧化物中的氧/金屬比，或者每一金屬原子之氧原子數量(即，x=2.5相等於TaO2.5=Ta2O5)。這是對比於在一諸如Ta2O5-x(或TaO2.5-x)之金屬氧化物化學式中「x」的使用，在此例子中「x」係用於指示出Ta2O5之氧欠缺值。在該後者的例子裡，x的數值可低於大約0.2。
    在所有例子裡，金屬氧化物/另外的氧化物系統可具有下列的多種特徵：(1)只有兩個穩定的固相結構被形成；一相結構為相對地電阻性而另一個為相對地絕緣性；(2)該電阻性相結構具有一定數量的氧溶解度。尤其，該氧溶解度可高達大約70 at%。雖然在該電阻性相結構中的該氧溶解度在主體狀態中可為大約22 at%，更高的溶解度可被實現在一係在奈米狀態中及係非晶質的電阻性相結構中(通常稱為一費米(Fermi)玻璃)。
    金屬氧化物/另外的氧化物之結合物不須形成兩種獨立的相結構，雖然這是一種實例。該結合物可替代性地形成一固溶體。在此等例子中，可形成一非晶質的結構，也稱為一費米(Fermi)玻璃。
    典型地，所加入另外的氧化物數量為大約30原子百分比(at%)。然而，此數值可變化至某些程度，所以，取決於該特定氧化物系統，一般說來，所加入另外的氧化物數量係於大約10至70 at%的範圍。另外，可加入超過一種另外的氧化物來達到想要的結果。
    在未支持任何特定理論下，似乎所加入的氧化物降低了氧化物內之元素的擴散性以穩定中間狀態。此效果可能為由於在該更加熱動力學上穩定的第二金屬氧化物中之一在O和該金屬之間更強的鍵結。
    第4圖係一相似於第3圖之視圖，但是在第4圖中以一切換層404替換第3圖的該切換層304。該切換層404具有和該切換層304相同的特性及功能性，但是具有兩種(或更多種)金屬氧化物的組合，如同以上所述。同樣地，通道408具有和通道308相同的特性及功能性。
    第4圖所示之憶阻器可為非縱橫交叉(空白底部電極、空白氧化物、圖案化頂部電極)或縱橫交叉(圖案化底部電極、圖案化/空白氧化物及圖案化頂部電極)任一。
    本文所揭露之該兩金屬氧化物的結合物可導致於多位準胞元記憶體應用在中間狀態的超高耐受性(大於一千億次切換循環)及持留性(由於另外的(多種)金屬氧化物之存在)。
    該等混合式氧化物可由共濺鍍法、具有複合標靶之濺鍍法、ALD(原子層沉積法)、替代性層沉積法(另一ALD)、具有複合源之蒸發法、具有多重源之CVD等所形成。
    第5圖為描繪一用於製造依照本文所揭露之實例之憶阻器的實例方法500之流程圖。應領會到，描繪於第5圖的該方法500可包含另外的步驟並且可移除及/或修改本文所描述的某些步驟而不會脫離該方法500的範圍。
    該底部或第一電極302可由諸如濺鍍法、蒸發法、ALD、共沉積法、化學氣相沉積法、IBAD(離子束輔助沉積法)或任何其它薄膜沉積技術所形成502。該第一電極302之厚度係於大約10奈米至數微米的範圍。
    該切換層404可接著在該電極302上被形成504。在一實例中，該切換層404可為一電半導體性或名義上絕緣性且弱離子性之導體。該切換層404可由濺鍍法、原子層沉積法、化學氣相沉積法、蒸發法、共濺鍍法(例如，使用兩金屬氧化物目標)或其它此等製程所沉積。該切換層404之厚度係大約4至20奈米。
    該頂部或第二電極306可在該切換層404上被形成506。該電極306可藉由任何合適的形成製程所提供，諸如上述用以形成該第一電極302者。在某些實例中，可提供多於一電極。該第二電極306之厚度係於大約10奈米至數微米的範圍。
    電極302、306任一或兩者可為第一導電層(諸如鉑)、第二導電層(相對薄的擴散障壁層，諸如金屬氮化物(例如TiN)及第三導電層(相對厚的導電層，諸如銅)之結合物。
    為了改善氧化物之品質，可加熱包含該切換層404之總成400。可使用數種不同製程的任何製程達成加熱，包含熱回火或施加電流通過裝置。在某些實例中，可直接加熱單獨的該切換層404。在具有內建傳導通道408之免形成裝置中，不須加熱來形成通道。
    在某些例子中可改變該頂部及底部電極的形成順序。
    應領會到，本文所述之憶阻器，諸如描繪於第4圖之範例憶阻器，可包含另外的組件並且可移除及/或修改本文所述之某些組件而不脫離本文所述之憶阻器的範圍。也應領會到，圖式中所描繪之組件非依比例繪出，且因此，組件相對於彼此可具有不同於圖式中所示者之相對尺寸。例如，該上部或第二電極306可實質上垂直於該下部或第一電極302排列，或者可以彼此呈某些其它非零角度排列。作為另一實例，該切換層404可比電極302及306任一或兩者相對地更小或相對地更大。
    有利地，混合式氧化物在晶片溫度(85℃)對於其等被切換所至之狀態提供高持留性。再者，由於更大的第二金屬氧化物之帶隙(例如，在TaOx例子中之SiO2、Al2O3、HfO2、ZrO2、CaO、TiO2、B2O3、Li2O、MgO或Y2O3)而有一更大的ON/OFF比(更大的障壁)。製程係易於實現且其為CMOS相容。
    100‧‧‧繪圖
    102‧‧‧曲線
    104‧‧‧曲線
    106‧‧‧曲線
    108‧‧‧曲線
    110‧‧‧曲線
    200‧‧‧中間狀態
    202‧‧‧ON狀態
    204‧‧‧中間狀態
    300‧‧‧裝置
    302‧‧‧底部或第一電極
    304‧‧‧金屬氧化物層或切換層
    306‧‧‧頂部或第二電極
    308‧‧‧切換通道
    400‧‧‧總成
    404‧‧‧切換層
    408‧‧‧通道
    500‧‧‧方法
    502‧‧‧步驟
    504‧‧‧步驟
    506‧‧‧步驟
    第1圖為多位準操作實例在電流(A)及裝置電壓(V)座標上之繪圖。
    第2A及2B圖各為由於某些電擾動之電阻跳躍在電阻(歐姆)及時間(秒)座標上的繪圖。
    第3圖為一憶阻器裝置之實例。
    第4圖為一以本文所揭露之原則為基礎的憶阻器裝置實例。
    第5圖為描繪一用於製造依照本文所揭露之實例之憶阻器的實例方法之流程圖。
    302‧‧‧底部或第一電極
    306‧‧‧頂部或第二電極
    400‧‧‧總成
    404‧‧‧切換層
    408‧‧‧通道
    权利要求:
    Claims (15)
    [1] 一種憶阻器，其包含：一第一電極；一第二電極；以及一插入在該第一電極與該第二電極之間之切換層，其中該切換層包含一電半導性或名義上絕緣性與弱離子性切換混合式金屬氧化物相結構，用以在該切換層中形成至少一切換通道。
    [2] 如申請專利範圍第1項之憶阻器，其中該第一電極及該第二電極各包含一材料，該材料係獨立地選自於由鋁、銅、金、鉬、鈮、鈀、鉑、釕、二氧化釕、銀、鉭、氮化鉭、氮化鈦、鎢及氮化鎢所組成之群組。
    [3] 如申請專利範圍第1項之憶阻器，其中該混合式金屬氧化物相結構包含一第一金屬氧化物及一第二金屬氧化物，該第二金屬氧化物係比該第一金屬氧化物更熱動力學上穩定。
    [4] 如申請專利範圍第3項之憶阻器，其中該混合式金屬氧化物相結構包含兩個穩定的固相結構；一相結構為相對地電阻性而另一相結構為相對地絕緣性，以及其中該電阻性相結構具有高達大約70 at%之一數量的氧溶解度。
    [5] 如申請專利範圍第4項之憶阻器，其中該混合式金屬氧化物相結構包含兩個獨立的相結構。
    [6] 如申請專利範圍第4項之憶阻器，其中該混合式金屬氧化物相結構包含一費米(Fermi)玻璃。
    [7] 如申請專利範圍第4項之憶阻器，其中該第一金屬氧化物及該第二金屬氧化物係被選自於由以下所組成之群組：TaOx+SiO2、Al2O3、HfO2、ZrO2、CaO、TiO2、B2O3、Li2O、MgO及Y2O3任一；WOx+SiOx、TiOx、CaOx、ZrOx、HfOx及YOx任一；TiOx+CaOx、ZrOx、HfOx及YOx任一；HfOx+LaOx、SmOx及SrOx任一；ErOx+SmOx；YOx+SrOx；及ZrOx+LaOx、SmOx及SrOx任一。
    [8] 如申請專利範圍第7項之憶阻器，其中該切換層包括以TaOx為該第一金屬氧化物及以SiO2與Al2O3之一或兩者為該第二金屬氧化物。
    [9] 如申請專利範圍第1項之憶阻器，其中該切換層係一單層結構、一雙層結構或一多層結構之一者。
    [10] 一種用以製造如申請專利範圍第1項之憶阻器之方法，該方法包含：提供該第一電極；在該第一電極上形成該切換層；及在該切換層上形成該第二電極。
    [11] 如申請專利範圍第10項之方法，其更包含加熱至少該切換層以改善該切換層之品質。
    [12] 如申請專利範圍第10項之方法，其中形成該混合式金屬氧化物相結構包含形成兩個穩定的固相結構；一相結構為相對地電阻性而另一相結構為相對地絕緣性，其中該電阻性相結構具有一數量的氧溶解度，高達大約70 at%。
    [13] 如申請專利範圍第12項之方法，其中形成兩個獨立的相結構。
    [14] 如申請專利範圍第12項之方法，其中形成一費米(Fermi)玻璃。
    [15] 如申請專利範圍第10項之方法，其中該切換層被形成為一單層結構、一雙層結構或一多層結構。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI501356B|2015-09-21|具有混合式氧化物相結構之憶阻器
    US9178153B2|2015-11-03|Memristor structure with a dopant source
    Parreira et al.2016|Stability, bistability and instability of amorphous ZrO2 resistive memory devices
    KR101528572B1|2015-06-12|질화물계 멤리스터
    JP2014199959A|2014-10-23|電気化学反応を利用した抵抗変化素子、並びにその製造方法及び動作方法
    US10985318B2|2021-04-20|Memristor device and a method of fabrication thereof
    US8907314B2|2014-12-09|MoOx-based resistance switching materials
    US11004506B2|2021-05-11|Switching resistor and method of making such a device
    Zhai et al.2016|Resistive switching properties and failure behaviors of |/amorphous ZrO2/Pt sandwich structures
    US20140291598A1|2014-10-02|Resistive random access memory
    US20160028005A1|2016-01-28|Memristor structure with a dopant source
    US8822972B2|2014-09-02|Non-volatile memory element and manufacturing method thereof
    US20140291599A1|2014-10-02|Resistive random access memory
    US9831426B2|2017-11-28|CBRAM device and manufacturing method thereof
    Park et al.2014|Spatially confined electric field effect for improved resistive switching behavior of a Ni/Ta-embedded TaO x/NiSi device
    Zhang et al.2013|Modeling of conducting bridge evolution in bipolar vanadium oxide-based resistive switching memory
    Peng et al.2012|Bipolar and unipolar resistive switching effects in an Al/DLC/W structure
    US20110151617A1|2011-06-23|Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells
    JP6825085B2|2021-02-03|抵抗変化素子の製造方法及び抵抗変化素子
    TW201633309A|2016-09-16|具有導電性帽層的記憶體元件及其方法
    US20210066589A1|2021-03-04|Rram crossbar array circuits with specialized interface layers for low current operation
    TW201622129A|2016-06-16|電阻式記憶體及其製作方法
    KR20150128930A|2015-11-18|도펀트 보상형 스위칭을 갖는 멤리스터
    Kang et al.2013|Comparison of Resistive Switching between Tantalum Oxides Deposited by Atomic Layer Deposition and E-Beam Physical Vapor Evaporation
    CN105448948A|2016-03-30|电阻式随机存取存储器
    同族专利:
    公开号 | 公开日
    US20140167042A1|2014-06-19|
    WO2013009316A1|2013-01-17|
    TWI501356B|2015-09-21|
    US9257645B2|2016-02-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5589733A|1994-02-17|1996-12-31|Kabushiki Kaisha Toyota Chuo Kenkyusho|Electroluminescent element including a dielectric film of tantalum oxide and an oxide of either indium, tin, or zinc|
    US6099979A|1995-07-24|2000-08-08|Denso Corporation|Electroluminescent display element and manufacturing method for manufacturing same|
    JP2940477B2|1995-08-11|1999-08-25|株式会社デンソー|誘電体薄膜と透明導電膜との積層膜および誘電体薄膜を用いた薄膜ｅｌ素子|
    US6534326B1|2002-03-13|2003-03-18|Sharp Laboratories Of America, Inc.|Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films|
    KR100682926B1|2005-01-31|2007-02-15|삼성전자주식회사|저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법|
    US8106375B2|2005-11-30|2012-01-31|The Trustees Of The University Of Pennsylvania|Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator|
    US8766224B2|2006-10-03|2014-07-01|Hewlett-Packard Development Company, L.P.|Electrically actuated switch|
    US8101937B2|2007-07-25|2012-01-24|Intermolecular, Inc.|Multistate nonvolatile memory elements|
    US8134865B2|2008-05-06|2012-03-13|Macronix International Co., Ltd.|Operating method of electrical pulse voltage for RRAM application|
    KR100983175B1|2008-07-03|2010-09-20|광주과학기술원|산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법|
    KR101526926B1|2008-12-30|2015-06-10|삼성전자주식회사|저항 메모리 소자 및 그 제조 방법|
    JP5568950B2|2009-10-26|2014-08-13|日本電気株式会社|抵抗変化型メモリ素子、及び、抵抗変化型不揮発性メモリ、並びに、抵抗変化型メモリ素子制御方法|WO2015134035A1|2014-03-07|2015-09-11|Hewlett-Packard Development Company, L.P.|Memristor devices with a thermally-insulating cladding|
    US9889659B2|2014-07-29|2018-02-13|Hewlett-Packard Development Company, L.P.|Printhead with a memristor|
    WO2016068833A1|2014-10-27|2016-05-06|Hewlett-Packard Development Company, L.P.|Head with a number of silicon nitride non-volatile memory devices|
    WO2016068872A1|2014-10-28|2016-05-06|Hewlett-Packard Development Company, L.P.|Printhead with memristors having different structures|
    WO2017039611A1|2015-08-31|2017-03-09|Hewlett Packard Enterprise Development Lp|Material stacks for low current unipolar memristors|
    WO2017039608A1|2015-08-31|2017-03-09|Hewlett Packard Enterprise Development Lp|Non-volatile resistance memory devices including a volatile selector with an alloy electrode and silicon dioxide matrix|
    WO2018009157A1|2016-07-02|2018-01-11|Intel Corporation|Resistive random access memorywith multicomponent oxides|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    PCT/US2011/044024|WO2013009316A1|2011-07-14|2011-07-14|Memristors having mixed oxide phases|
    [返回顶部]